В настоящее время широко используется преимущественно три стандарта группы IEEE 802.11 (представлены в таблице 1.1)
Таблица 1.1 - Основные характеристики стандартов группы IEEE 802.11
| Стандарт | 802.11g | 802.11a | 802.11n |
| Частотный диапазон, ГГц | 2,4-2,483 | 5,15-5,25 | 2,4 или 5,0 |
| Метод передачи | DSSS,OFDM | DSSS,OFDM | MIMO |
| Скорость, Мбит/с | 1-54 | 6-54 | 6-300 |
| Совместимость | 802.11 b/n | 802.11 n | 802.11 a/b/g |
| Метод модуляции | BPSK, QPSK OFDM | BPSK, QPSK OFDM | BPSK, 64-QAM |
| Дальность связи в помещении, м | 20-50 | 10-20 | 50-100 |
| Дальность связи вне помещения, м | 250 | 150 | 500 |
Стандарт IEEE 802.11g
Стандарт IEEE 802.11g, принятый в 2003 году, является логическим развитием стандарта 802.11b и предполагает передачу данных в том же частотном диапазоне, но с более высокими скоростями. Кроме того, стандарт 802.11g полностью совместим с 802.11b, то есть любое устройство 802.11g должно поддерживать работу с устройствами 802.11b. Максимальная скорость передачи данных в стандарте 802.11g составляет 54 Мбит/с.При разработке стандарта 802.11g рассматривались две конкурирующие технологии: метод ортогонального частотного разделения OFDM, заимствованный из стандарта 802.11a и предложенный к рассмотрению компанией Intersil, и метод двоичного пакетного сверточного кодирования PBCC, предложенный компанией Texas Instruments. В результате стандарт 802.11g содержит компромиссное решение: в качестве базовых применяются технологии OFDM и CCK, а опционально предусмотрено использование технологии PBCC.
Идея сверточного кодирования (Packet Binary Convolutional Coding, PBCC) заключается в следующем. Входящая последовательность информационных бит преобразуется в сверточном кодере таким образом, чтобы каждому входному биту соответствовало более одного выходного. То есть сверточный кодер добавляет определенную избыточную информацию к исходной последовательности. Если, к примеру, каждому входному биту соответствуют два выходных, то говорят о сверточном кодировании со скоростью равной 1/2. Если же каждым двум входным битам соответствуют три выходных, то скорость сверточного кодирования будет составлять уже 2/3.
Любой сверточный кодер строится на основе нескольких последовательно связанных запоминающих ячеек и логических элементов XOR. Количество запоминающих ячеек определяет количество возможных состояний кодера. Если, к примеру, в сверточном кодере используется шесть запоминающих ячеек, то в кодере хранится информация о шести предыдущих состояниях сигнала, а с учетом значения входящего бита получим, что в таком кодере применяется семь бит входной последовательности. Такой сверточный кодер называется кодером на семь состояний.
Выходные биты, формируемые в сверточном кодере, определяются операциями XOR между значениями входного бита и битами, хранимыми в запоминающих ячейках, то есть значение каждого формируемого выходного бита зависит не только от входящего информационного бита, но и от нескольких предыдущих битов. Перейти на страницу: 1 2 3 4 5 6
Другое по теме:
Разработка автономного радиомаяка Актуальной проблемой на сегодняшний день является разработка новых методов получения электрической энергии, необходимой для питания электрооборудования автономных устройств, к которым относятся навигационные буи, речные бакены и т. п. В них исто ...